DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2004 EPO. All rts. reserv.

11420069

Basic Patent (No, Kind, Date): JP 5256914 A2 931008 < No. of Patents: 001>

TESTING CIRCUIT (English)

Patent Assignee: TOKYO SHIBAURA ELECTRIC CO; TOSHIBA JOHO SYST KK;

TOSHIBA MICRO ELECTRONICS

Author (Inventor): TANAKA NOBUYUKI; FUJIMORI MASAFUMI; YOSHIDA

NORIHIRO; MORITA TSUNEMASA

PC: *G01R-031/28; H01L-021/66; H01L-021/82; H01L-027/04

Derwent WPI Acc No: G 93-354064 JAPIO Reference No: 180018P000092 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 5256914 A2 931008 JP 9253504 A 920312 (BASIC)

Priority Data (No,Kind,Date): JP 9253504 A 920312 DIALOG(R)File 347:JAP10

(c) 2004 JPO & JAPIO. All rts. reserv.

04265214 **Image available**

TESTING CIRCUIT

PUB. NO.: **05-256914** [JP 5256914 A]

PUBLISHED: October 08, 1993 (19931008)

INVENTOR(s): TANAKA NOBUYUKI

FUJIMORI MASAFUMI YOSHIDA NORIHIRO MORITA TSUNEMASA

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

TOSHIBA JOHO SYST KK [000000] (A Japanese Company or

Corporation), JP (Japan)

TOSHIBA MICRO ELECTRON KK [000000] (A Japanese Company or

Corporation), JP (Japan)

APPL, NO.:

FILED:

04-053504 [JP 9253504]

INTL CLASS:

March 12, 1992 (19920312)

[5] G01R-031/28; H01L-021/66; H01L-021/82; H01L-027/04

JAPIO CLASS: 46.1 (INSTRUMENTATION – Measurement); 42.2 (ELECTRONICS –

Solid State Components); 46.2 (INSTRUMENTATION -- Testing)

JOURNAL:

Section: P, Section No. 1673, Vol. 18, No. 18, Pg. 92,

January 12, 1994 (19940112)

ABSTRACT

PURPOSE: To decrease the time and the cost required for the tests by testing functional blocks having the same function at the same time. CONSTITUTION: Selecting signals S0 and S1 are inputted, and one memory block, e.g. A1, is selected. The signal of 8 bits is written into a cell corresponding to the address signal of the memory A1. The signal stored in the memory A1 is read out and outputted through an input/output pin 6. The read-out signal is compared with the expected values of an LSI tester and the like, and the normal state of the memory A1 is confirmed. Then, the selecting signals S0 and S1 are inputted, and all memory blocks A1-A3 are selected. Data D0-Dy of 8 bits are inputted through a pin 6 and written into 8 cells corresponding to the addresses of the memories. Then, the read-out data are sent into voltage comparing circuit VC0-VC7 through a data bus 10. When all memory blocks A1-A3 are normal, the output Ei of the circuit VCi becomes an L-level. Even if only one is defective, an H-level is obtained. This is also true for the output of an OR circuit, and the simultaneous measurements of the memories A1-A3 can be performed.

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平5-256914


(43)公開日 平成5年(1993)10月8日

(51) Int. C1. 5 GO1R 31/28	識別記号		FI			
HOIL 21/66 21/82	. F	8406-4M				
		6912-2G	GO1R 31/28	•	Y	
		9169-4M	H01L 21/82		T.	
			審查請求 未請求	請求項の数2	(全8頁)	最終頁に続く
(21)出願番号	特願平4-53504		(71)出顧人	000003078		· .
			·	株式会社東芝		
(22) 出顧日	平成4年(1992)3月12日			神奈川県川崎市幸区堀川町72番地		
	•		(71)出願人	391016358		
				東芝情報システ	ム株式会社	
				東京都渋谷区千	駄ケ谷3丁目	150番11号 明
			ļ	星ビル		
			(71)出願人			
				東芝マイクロエ		
				神奈川県川崎市		
			(74)代理人	弁理士 佐藤	一雄 (外 3	名)
						最終頁に続く

(54) 【発明の名称】テスト回路

(57)【要約】

【目的】 テストに要する時間とコストを低減させる。 選択信号に応じて、半導体集積回路装置に内 蔵されている各々が同一機能の複数個の機能ブロックの うちの1個の機能プロックを選択できるとともに同一機 能のすべての機能プロックを同時に選択することのでき る選択手段Sと、選択された機能プロックにデータ信号 を入力するためのデータ入力手段6と、1個の機能プロ ックが選択されている時にこの機能プロックにデータ信 号を入力した際に得られる機能プロックからの出力デー 夕信号を出力するためのデータ出力手段6と、同一機能 のすべての機能プロックが選択されている時に、同一機 能のすべての機能プロックに同一のデータ信号を入力し た際に得られる機能ブロックからの出力データ信号の値 がすべて同一かどうかを判定する判定手段VCi(i= 0,…7)と、を備え、選択手段及び判定手段はともに 半導体集積回路装置に内蔵されていることを特徴とす る。



BEST AVAILABLE COPY

【特許請求の範囲】

【請求項1】選択信号に応じて、半導体集積回路装置に 内蔵されている各々が同一機能の複数個の機能ブロック のうちの1個の機能プロックを選択できるとともに同一 機能のすべての機能プロックを同時に選択することので きる選択手段と、

1

選択された機能プロックにデータ信号を入力するための データ入力手段と、

1個の機能ブロックが選択されている時にこの機能ブロ ックにデータ信号を入力した際に得られる前記機能プロ 10 ックからの出力データ信号を出力するためのデータ出力 手段と、

同一機能のすべての機能プロックが選択されている時に 前配同一機能のすべての機能ブロックに同一のデータ信 号を入力した際に得られる前記機能ブロックからの出力 データ信号の値がすべて同一かどうかを判定する判定手 段と、を備え、前記選択手段及び判定手段はともに前記 半導体集積回路装置に内蔵されていることを特徴とする テスト回路。

【請求項2】選択信号に応じて、半導体集積回路装置に 20 内蔵されている、同一機能の機能ブロックからなる複数 組の集合のうち1組の集合を選択し、選択された集合内 のすべての機能プロックをイネーブルにする選択手段

前記選択された集合内のすべての機能ブロックにデータ 信号を入力するためのデータ入力手段と、

前記選択された集合内の少なくとも1つの機能プロック からの出力データ信号を出力するためのデータ出力手段

前記選択された集合内のすべての機能ブロックからの出 カデータ信号の値がすべて同一かどうかを判定する判定 手段と、

を備え、前記選択手段及び判定手段はともに前記半導体 集積回路装置内に内蔵されていることを特徴とするテス 卜回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体集積回路装置に 内蔵されている同一機能の複数の機能ブロックをテスト するテスト回路に関する。

[0002]

【従来の技術】従来のテスト回路の構成を図6に示す。 このテスト回路は、半導体集積回路装置に内蔵されてい る複数(図面上で3個)の同一機能の機能ブロックAi (i=1, 2, 3) が正しい機能を有しているかどうか をテストするものであって、セレクタ61とセレクタ6 2 とを有している。これらの機能プロックA1、A2、 A3をテストする場合は、まずセレクタ61及び62に よってテストすべき1個の機能ブロック、例えば機能ブ

SI) の入力端子INを介してテストデータを、選択さ れた機能ブロックA1に送って動作させ、この機能ブロ ックA1の出力をセレクタ62及び半導体集積回路装置 の出力端子OUTを介して出力し、この出力を図示しな い外部のLSIテスタ等で期待値と比較することによっ て、選択された機能ブロックA1の機能が正常かどうか を判断する。これを順次各々機能プロックA2, A3に 対しても行って機能確認を終了する。

[0003]

【発明が解決しようとする課題】このような従来のテス ト回路においては、機能ブロックを個々にテストするた め、機能ブロックの数が増加すればするほど、テストに 要する時間も増加し、テストに要するコストも増加する という問題があった。

【0004】又、今後は半導体集積回路装置に内蔵され る機能ブロックの個数も増えて行くと予想され、従来の テスト回路ではテストに要する時間が増大し、テストに 要するコストも増大することになる。

【0005】本発明は上記事情を考慮してなされたもの であって、テストに要する時間を可及的に低減させるこ とのできるテスト回路を提供することを目的とする。 [0006]

【課題を解決するための手段】第1の発明によるテスト 回路は、選択信号に応じて、半導体集積回路装置に内蔵 されている各々が同一機能の複数個の機能プロックのう ちの1個の機能ブロックを選択できるとともに同一機能 のすべての機能ブロックを同時に選択することのできる 選択手段と、選択された機能プロックにデータ信号を人 力するためのデータ入力手段と、1個の機能ブロックが 選択されている時にこの機能ブロックにデータ信号を入 力した際に得られる前記機能プロックからの出力データ 信号を出力するためのデータ出力手段と、同一機能のす べての機能ブロックが選択されている時に前記同一機能 のすべての機能ブロックに同一のデータ信号を入力した 際に得られる前記機能プロックからの出力データ信号の 値がすべて同一かどうかを判定する判定手段と、を備 え、前記選択手段及び判定手段はともに前記半導体集積 回路装置に内蔵されていることを特徴とする。

【0007】第2の発明によるテスト回路は、選択信号 40 に応じて、半導体集積回路装置に内蔵されている、同一 機能の機能プロックからなる複数組の集合のうち1組の 集合を選択し、選択された集合内のすべての機能ブロッ クをイネーブルにする選択手段と、前記選択された集合 内のすべての機能ブロックにデータ信号を入力するため のデータ入力手段と、前記選択された集合内の少なくと も1つの機能プロックからの出力データ信号を出力する ためのデータ出力手段と、前記選択された集合内のすべ ての機能プロックからの出力データ信号の値がすべて同 一かどうかを判定する判定手段と、を備え、前記選択手 ロックA1を選択する。そして半導体集積回路装置(L 50 段及び判定手段はともに前記半導体集積回路装置内に内

3

蔵されていることを特徴とする。

[0008]

【作用】このように構成された第1の発明のテスト回路によれば、まず、選択手段に1個の機能プロックを選択し、この選択された機能プロックにデータ入力手段を介してデータを入力し、この時得られる出力信号を、出力手段を介して半導体集積回路装置の外部に出力し、この出力と期待値とを比較することによって選択された機能プロックが正常であるかどうかを外部のテスタ等によって判定する。

【0009】正常な場合は、選択手段によって同一機能のすべての機能ブロックを同時に選択し、この選択されたすべての機能ブロックにデータ入力手段を介して同一のデータ信号を入力する。この時得られる機能ブロックの出力信号がすべて同一かどうかを判定手段によって判定する。同一と判定されれば、同一機能のすべての機能ブロックは正常であり、同一でないと判定されれば不良の機能ブロックが存在していることになる。これにより、同一機能の機能ブロックをすべて同時にテストすることが可能となり、テストに要する時間とコストを可及20的に減少させることができる。

【0010】又このように構成された第2の発明のテス ト回路によれば、選択手段によって同一機能の機能ブロ ックからなる1組の集合が選択され、選択された集合内 の機能ブロックすべてがイネーブルにされる。この時、 データ信号(テスト信号)がデータ入力手段を少なくし て外部から入力されると、このデータ信号はイネーブル にされた機能プロックに送られる。すなわち、イネーブ ルにされた機能プロックには同一のデータ信号が送られ ることになる。そして、イネーブルにされた機能プロッ 30 クからの出力データ信号の値が同一かどうかが判定手段 によって判定される。同一と判定されれば同一機能のす べての機能プロックはすべて正常であるか、すべて異常 であるかのどちらかである。この時、イネーブルにされ た同一機能の機能プロックの中から少なくとも1つの機 能プロックの出力データ信号がデータ出力手段を介して 外部出力されるから、この出力データ信号を外部に設け られているLSIテスタ等によって期待値と比較するこ とによって、同一機能のすべての機能プロックが正常で あるか異常であるかを判定することができる。又、判定 40 理和演算を行う。 手段によって同一でないと判定された場合は、不良の機 能ブロックが存在していることになる。

【0011】これにより、同一機能の機能プロックをすべて同時にテストすることが可能となり、テストに要する時間とコストを可及的に減少させることができる。 【0012】

【実施例】第1の発明によるテスト回路の一実施例の構成を図1に示す。この実施例のテスト回路はセレクタ3と、電圧比較回路VCi(i=0,…7)と、OR回路とを備えており、テストすべき複数個(この実施例では 50

3個)のメモリプロックA1, A2, A3とともに半導体集積回路装置に内蔵されている。

【0013】セレクタ3は、選択信号S0、S1に基づ いて3個のメモリブロックA1, A2, A3のうちの1 個を選択するか又は全てのメモリブロックA1, A2, A3を選択する。すなわち、例えばメモリブロックA 1, A2, A3のうちA1が選択される場合はメモリブ ロックA1に入力されるチップ・セレクト入力信号バー CSをアクティブにし、全てのメモリブロックA1, A 10 2, A3が選択される場合は各メモリブロックAi(i =1,2,3)に入力されるチップ・セレクト入力信号 バーCSをアクティブにする。選択された各メモリブロ ックAiはライトイネーブル入力信号バーWRがアクテ ィブの時に、データパス10を介して8ピットのデータ D0, D1, …D7が入力されると、アドレスパス(図 示せず)を介して入力されたアドレス信号に対応するメ モリセルに上記データを記憶する。又、選択された各メ モリプロックAiは出力イネーブル入力信号バーOEが アクティブの時にアドレスバスを介して入力されたアド レス信号に対応するメモリセルに記憶されている8ビッ トのデータD0、D1、…, D7をデータパス10に送

【0014】各電圧比較回路VCi (i=0, 1, … 7) は3個のメモリプロックA1, A2, A3から送ら れてくる i 番目のデータD i が全て同じ場合には "L" レベルの信号を出力し、1つでも異なる場合(この時の 電圧比較回路VCiの入力は"H"レベルと"L"レベ ルと中間レベルとなる。) は "H" レベルの信号を出力 する。この電圧比較回路VCiの一具体例を図2に示 す。この図2に示す電圧比較回路VCiはコンパレータ C1, C2と、Exclusive NOR回路EXNORとを有 しており、入力データDiのレベルが4.5 Vよりも大 きいか、又は0.4Vよりも小さい場合(メモリブロッ クA1, A2, A3からの信号がすべて同じ場合) に、 その出力Eiのレベルを "L" とし、入力データDiの レベルが 0. 4 V と 4. 5 V の間にある場合 (メモリブ ロックA1、A2、A3からの信号が1つでも異なる場 合) に、その出力Eiのレベルを"H"とする。OR回 路は電圧比較回路VC0,VC1,…VC7の出力の論

【0015】次に本実施例の作用を説明する。まず、各々のメモリブロックAiの入出力線が切れていないかどうかを確認するために、個々に1アドレスのみ、書込み及び読出しを行う。その後、選択信号S0、S1を入力して3個のメモリブロックA1、A2、A3の中から一つのメモリブロック例えばA1をセレクタSによって選択する。すると選択されたメモリブロックA1へのチップ・セレクト入力信号パーCSがアクティブになる。この時、ライトイネーブル信号パーWRをアクティブにして選択されたメモリブロックA1のアドレス信号に対応

5

するセルに8ピットのデータを書込む。次にライトイネ ープル信号パーWRを非アクティブにし、出カイネーブ ル信号パーOEをアクティブにして上記セルに記憶され ているデータを読出す。このデータの読出しは、データ 入出カピン6を介して行われる。そして読出したデータ を図示しないLSIテスタ等によって期待値と比較する ことにより、選択されたメモリブロックA1が正常であ ることを確認する。

【0016】次に、所定の選択信号S0,S1を入力す クA1、A2、A3のチップ・セレクト信号バーCSを アクティブにする。その後、バー〇E信号を非アクティ ブ、バーWR信号をアクティブにして、データ入出カビ ン6から8ピットのデータD0, D1, …D8を入力し て、各メモリプロックAiのアドレス信号に対応する8 個のセルに上記データD0, D1, …D7を書込む。そ して、パーWR信号を非アクティブ、バーOEをアクテ ィブにして上記各メモリブロックAiの各々の上記8個 のセルからデータを読み出し、この読出したデータをデ ータパス10上に出力する。すると、メモリブロックA 20 1, A2, A3から出力された各i番目のデータDiが データバス10上でショートした状態となる。このショ ートした状態のi番目のデータDiはデータバス10を 介して電圧比較回路VCiに送られる。

【0017】この時、全てのメモリブロックA1、A 2, A3が正常であればデータバス10上の各i番目の データDiのレベルは"H"レベルもしくは"L"レベ ルとなるが、1つでもメモリブロックが不良であれば、 データパス10上にあるデータのレベルが "L" レベル と"H"レベルの中間レベルとなる。

【0018】 したがって、すべてのメモリブロックA 1, A2, A3が正常であれば各電圧比較回路VCi (i=0,…7) に入力されるデータDiは "H" レベ ルヌは"L"レベルとなり、電圧比較回路VCiの出力 Eiは"L"レベルとなる。又、あるメモリブロックの セルが不良であれば、ある電圧比較回路VCjに入力さ れるデータDjが"L"と"H"の中間レベルとなるか ら、この電圧比較回路VC」の出力E」は"H"レベル となる。これにより全てのメモリブロックA1, A2, A3が正常であれば、電圧比較回路VCi(i=0)1, …7) からの出力信号 Eiがすべて "L" レベルと なるからOR回路ORの出力も"L"レベルとなり、 又、あるメモリブロックのセルが不良であれば、OR回 路ORの出力は"H"となる。

【0019】以上述べたように本実施例によればすべて のメモリプロックA1, A2, A3を同時にテストする ことが可能となり、従来の場合に比べてテストに要する 時間及びコストを低減させることができる。

【0020】次に第2の発明によるテスト回路の第1の

テスト選択回路31と、セレクタ33と、データ比較回 路35と、セレクタ37とを備えており、テストすべき 複数個の機能プロック(例えばメモリ)A1,A2,A 3. B1, B2, C1, C2とともに半導体集積回路装 置に内蔵されている。なお、機能ブロックA1,A2, A3は各々同一機能を有しており、機能プロックBIと B2、及び機能ブロックC1とC2は各々同一機能を有 している。

【0021】テスト選択回路31は、テスト指示信号に ることにより、セレクタSによって全てのメモリブロッ 10 基づいて動作し、機能ブロック選択信号に応じて同一機 能の機能プロック、例えば機能プロックA1, A2, A 3をイネーブル状態にする。セレクタ33はイネーブル 状態にされた機能ブロックに入力データを送る。データ 比較回路35は例えば図4に示すようにインバータ回路 41, AND回路42a, 42b, 42c, 42d, 4 2e, 42f, OR回路43a, 43b, 43c、及び Exclusive OR回路45を有しており、送信されるデー 夕比較回路テスト指示信号に基づいて動作し、イネーブ ル状態にされた各機能プロック (例えばA1,A2.A 3) からの出力データ信号(例えばAO1, AO2, A O3)の値が同一かどうかを比較し、同一でない場合に 不良検知信号を外部に出力する。なお、このデータ比較 回路35においては、データ比較回路テスト用データ (各種のパターンデータ)はセレクタ33を介して入力 され、セレクタ37を介して出力されるデータ比較回路 テスト用データ出力と不良検知信号とに基づいて図示し ない外部のLSIテスタ等によってデータ比較回路35 が正常に動作するかどうかを検出するのに用いられる。 セレクタ37はテスト選択回路31からの指令信号に基 30 づいて動作し、イネーブル状態にされた機能ブロックの うち1つの機能プロックからの出力データ信号を外部に 出力する。

> 【0022】次に、この第1の実施例の動作を説明す る。先ず、テスト指示信号が入力されるとテスト選択回 路31が動作する。次に機能ブロック選択信号としてデ 一夕比較回路35を選択する選択信号がテスト選択回路 31に入力されると、テスト選択回路31からデータ比 較回路35にテスト指示信号(この時の値は"H")が 送られて、データ比較回路35がテストモードとなる。 40 この時、セレクタ33にテストデータが入力される。こ のテストデータはデータ比較回路35に送られて、デー 夕比較回路35が正常かどうかテストされる。このテス トはテストデータのパターンを色々変えることによって セレクタ37を介して出力されるデータ比較回路35の 出力データとExclusive OR回路45の出力とに基づい て行われる。

[0023] 次にデータ比較回路35が正常であると検 出された後、機能プロックA1、A2、A3が選択され る機能プロック選択信号をテスト選択回路31に入力す 実施例の構成を図3に示す。この実施例のテスト回路は 50 るとともに、テストデータをセレクタ33に入力する

と、機能プロックA1, A2, A3がイネーブル状態に なるとともに入力されたテストデータはセレクタ33を介して機能プロックA1, A2, A3に送られる。この時、機能プロックA1, A2, A3には同一テストデータが送られたことになる。

【0024】一方、機能ブロックA1、A2、A3から 出力されるデータ信号A01、A02、A03はデータ 比較回路35に送られて、それらの値がすべて等しいか どうかを比較され、同一でない場合に不良検知信号を外 部に出力する。この時、機能プロックA1、A2、A3 10 のうち少なくとも1個もしくは2個が正常でないと判断 される。しかし、イネーブル状態にされた機能ブロック すべてが正常でない場合には不良検知信号は出力されな いため、イネーブル状態にされた機能プロックのうち、 1つの機能プロック、例えばA1の出力データをセレク タ37を介して外部に出力し、LSTテスタ等によって 機能プロックA1が正常かどうかを判定することによっ てイネーブル状態にされた機能プロックA1, A2, A 3がすべて正常かどうかを判定する。同様にして機能ブ ロックB1, B2及び機能プロックC1, C2が正常か 20 どうかをテストすることができる。

【0025】なお、上記実施例においては、機能ブロックがテストされる時は、テスト選択回路31からデータ比較回路35に送出されるデータ比較回路テスト指示信号の値は"L"となっているものとする。

【0026】以上述べたように本実施例によれば同一機能の機能ブロックを同時にテストすることが可能となり、テストに要する時間を短縮することができるとともにコストを低減させることができる。

【0027】次に第2の発明のテスト回路の第2の実施 30 例の構成を図5に示す。この実施例のテスト回路は図3 に示す第1の実施例のテスト回路において、テスト選択 回路31及びセレクタ37の代りにテスト選択回路31 A及びセレクタ37Aを設けたものである。図5においてテスト選択回路31Aに入力されるテスト方式選択信号は、同一機能の機能ブロックすべてをテストするか、又は個々にテストするかを選択する信号である。同一機能の機能ブロックのすべてをテストする場合の動作は図3に示す第1の実施例と同一の動作をする。同一機能の機能ブロックを個々にテストする場合を意味するテスト 40 方式選択信号がテスト選択回路31Aに入力されると、

選択指令信号がセレクタ37Aに送られて、イネーブルにされて同一機能の機能ブロックの中から1つの機能ブロックが選択されて、この選択された機能ブロックからの出力データ信号がセレクタ37Aを介して外部に出力される。この出力された出力データ信号に基づいてLSTテスタ等によって選択された機能ブロックが正常かどうかが判定される。なお、1つの機能ブロックを選択するための信号としては機能ブロック選択信号を利用しても良いし、新たに外部から入力しても良い。

【0028】機能プロック選択信号を利用する場合はテスト選択回路31Aに入力される機能プロック選択信号は個々の機能プロック(例えば機能プロックA2)を選択するための信号であって、テスト選択回路31Aはこの信号を受けると、選択された機能プロックと同一機能を有する機能プロックすべて(例えば、機能プロックA1、A2、A3)をイネーブルにすることになる。

【0029】この第2の実施例のテスト回路も第1の実施例のテスト回路と同様の効果を有することは言うまでもない。

0 [0030]

【発明の効果】本発明によれば、すべての機能ブロックを同時にテストすることが可能となり、テストに要する時間及びコストを可及的に低減させることができる。

【図面の簡単な説明】

【図1】第1の発明の実施例の構成を示すブロック図 【図2】第1の発明にかかる電圧比較回路の一具体例を 示す回路図

【図3】第2の発明の第1の実施例の構成を示すプロック図。

【図4】第2の発明の第1の実施例にかかるデータ比較 回路の一具体例を示す回路図。

【図5】第2の発明の第2の実施例の構成を示すプロック図。

【図6】従来のテスト回路を示すプロック図 【符号の説明】

3 セレクタ


6 データ入出力ピン


10 データパス

OR OR回路

VCi (i=0, …7) 電圧比較回路


[図1]






BEST AVAILABLE COPY


[図3]





HOR CAN LONG YA

【図5】



フロントページの続き

(51) Int. Cl. 5

識別記号 庁内整理番号

H 0 1 L 27/04

T 8427-4M

FΙ

技術表示箇所

(72)発明者 田 中 信 行

東京都渋谷区千駄ヶ谷三丁目50番11号 東 芝情報システム株式会社内

(72)発明者 藤 森 雅 文

神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体システム技術センター内 (72)発明者 吉 田 典 弘

神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエレクトロニクス株式会社内

(72)発明者 森 田 常 正

神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエレクトロニクス株式会社内